nizi geliştirebilirsiniz. Eğer kendiniz bu işte profesyonelleşmek istiyorsanız avantaj ve dezavantajla... mulated my design but it gives X' on all outbuts of the RAM. Can you provide me the copy of your Testbench file (VHDL or Verilog) so that I can debug my